Nehalem情報(大原雄介氏バージョン)

「IDF Fall 2007 - Nehalem / PCI Express Update」

大原氏が書いているIDF 2007 FallのNehalemの記事です。

注目点を上げると以下の通りです。

・Native 8coreは、45nmでありえないと予想している(同意)
・Nehalemのコアのサイズを4.1mm×7.7mmで31.6平方mmだと予想しています。
・Nehalemの構成を示している（上がメモコンで、横がQPIと予想している）(やっぱり上はメモコンだよね)
・まだ良く分かっていないキャッシュ（ダイの下部）をL3と予想している
・32nmで８コアになった時に、メモリのチャンネル数は、４つになると予想している

非常に興味深いのが、ダイの下部にあるキャッシュと思われる箇所を、Ｌ３と予想しているところです。Nehalemのキャッシュに関しては、今のところ良く分かっていません。後藤氏も、この辺りは、何か掴んでいるようですが、確証がないのかお茶を濁した表現をしています。

普通に考えると、L2だと思うのですが、どうもキャッシュは、ちょっと違う構成のようですし、それがNehalemの特徴の一つなのかもしれません。

もしかして、キャッシュが、６トランジスタよりも少なく実現できるタイプでしょうか。それならば、キャッシュが占めるトランジスタ数とダイサイズは、現在のCPUとは、まったく違ってしまいます。

この情報は、来年のIDF 2008 Spring(Shanghai)まで、公開されないのでしょうね。